FPGA.AC FPGA.AC beta

你好啊,陌生人

我的朋友,看起来你是新来的,如果想参与到讨论中,点击下面的按钮!

vivado对RTL加密成DCP,如何同时生成sim_netlist

#0

如题,想加密RTL,打算使用最简单的生成DCP交付,但是不包含sim_netlist,无法用于仿真。如何同步给出dcp用于综合,给出sim_netlist用于仿真呢?
求大佬指点


最新回复 (4)
全部楼主
  • goge 楼主 9mo ago

    找到一个demo,下午试试。
    https://blog.mvui.cn/detail/183275.html

  • goge 楼主 9mo ago
    找到一个demo,下午试试。 https://blog.mvui.cn/detail/183275.html

    主要就是这个命令,-mode funcsim
    write_verilog -force -mode funcsim <design_name>_sim_model.v

  • goge 楼主 1mo ago

    DCP转funcsim.v使用write_verilog -force -mode funcsim <design_name>_sim_model.v

  • goge 楼主 1mo ago

    RTL封装DCP步骤如下:

    1. 设置目标RTL为顶层;
    2. 综合设置more 设置-mode out_of_context,避免添加IOBUF;
    3. 移除无关.xdc约束文件;
    4. 执行synth;
    5. 注意不要直接使用synth_1下的xx.dcp,打开synth_1,输入write_checkpoint -force ./xx.dcp
  • 加入讨论

    登录后即可回复此帖子,分享你的想法和见解。

你好啊,陌生人

我的朋友,看起来你是新来的,如果想参与到讨论中,点击下面的按钮!